Pourquoi la RAM manque : dans un GPU d’intelligence artificielle, 90 % du silicium est de la mémoire

Sommaire

• Trois fois. Voilà tout le problème
  • Le chiffre que personne n’avait montré
  • Pourquoi ils empilent, et pourquoi ils ne peuvent plus s’arrêter
  • SK hynix a montré la facture, boulon par boulon
  • Et personne ne réallouera en sens inverse
  • Les portes de sortie, si elles s’ouvrent un jour
• Ce que ça donne sur ta machine
• Notes de bas de page :
  • Soutenez un média libre
  • Partager :

Depuis un an, on nous dit qu’il y a pénurie de mémoire. Ok. Comme moi d’ailleurs. Je l’ai écrit à plusieurs reprises. Ok. Mais si je te disais que cela est faux. Oui, on nous a bernés. Fait prendre des vessies pour des lanternes. Et un mot est un mot. Sa définition dit tout d’un mot. Ce qu’il est. Son origine. À quoi il correspond. Et justement, une pénurie se définit comme ce qui n’existe plus. Ou plutôt, quand il n’y en a plus. On est bien d’accord ? Là, de la mémoire il y en a. Les usines tournent. Les galettes de silicium sortent par millions. Par wagons entiers. Simplement, elles deviennent autre chose que ta barrette. Ce n’est pas une pénurie, c’est un déménagement. C’est un transfert. Il suffirait de changer la chaîne de montage et hop. Il y en a.

Faut comprendre un truc. Simple. Jusqu’ici, on te le racontait avec des mots d’économiste. Tension sur l’offre, arbitrage de capacité, priorité aux marges. Des trucs savants. Faites pour ceux qui savent. Mais tu vas comprendre un truc. Ce n’est que du vent. Car personne ne t’avait montré la mécanique. Dimanche 23 août, à Stanford, la conférence Hot Chips a ouvert ses portes. Micron, Samsung et SK hynix y ont posé leurs transparents. Avec les surfaces. Les vraies, en millimètres carrés. Et là, tout devient limpide.

Trois fois. Voilà tout le problème

Un chiffre. Un seul. Et tu comprends le reste sans effort. Chaque gigaoctet de mémoire HBM¹ avale environ trois fois la capacité de galette d’un gigaoctet de DDR5. D’abord, Tom’s Hardware le documentait dès décembre 2025. Ensuite, Micron l’a confirmé de son côté à Stanford, en parlant de trois fois plus de silicium à capacité égale, conditionnement compris. Deux chemins, huit mois d’écart, même résultat. Ce n’est pas une opinion de marché.

Trois fois. Retiens-le, il fait tout le travail. En effet, une usine à mémoire, ça ne fabrique pas « de la mémoire » en général. Ça sort des galettes. Des trucs ronds. Comme des galettes. D’où leurs noms. Ainsi, ces galettes deviennent ensuite ce qu’on a décidé qu’elles deviendraient. De la LPDDR pour un portable. De la DDR5 pour une tour. Ou du HBM pour un centre de données. Tu saisis les différences ?

Alors quand un fabricant bascule une ligne vers le HBM, il ne produit pas moins. Attention, la nuance est capitale. Il produit autant. Mais en giga octets utiles pour toi, il vient d’en détruire les deux tiers. Ce n’est pas de la mauvaise volonté. C’est de la géométrie. Disons que c’est plus de la géométrie. Enfin si peu. C’est surtout du pognon à la sortie. Et voilà pourquoi ta barrette a pris trois fois son prix pendant que personne, absolument personne, ne fermait la moindre usine.

Le chiffre que personne n’avait montré

Maintenant, le transparent de Micron. Celui qui a fait tiquer la salle. Donc prends un assemblage classique de processeur graphique pour l’intelligence artificielle. Quatre piles de mémoire HBM, douze étages chacune. Ouvre le boîtier. Regarde qui occupe la place.

Huit fois la surface du processeur graphique lui-même. Relis. Ça mérite un deuxième passage. Autrement dit, quand Nvidia te vend une puce d’intelligence artificielle à des dizaines de milliers de dollars, l’écrasante majorité de ce qui sort de l’usine n’est pas du calcul. C’est de la mémoire empilée autour du calcul. En résumé, le processeur, la chose brillante qu’on met sur les diapositives et dans les communiqués de presse, occupe une fraction du boîtier. Tellement minuscule, qu’il te faut des grosses lunettes. Genre… très grosses. 

Le calcul, c’est le sujet. La mémoire, c’est la facture. Et pour une fois, je ne suis pas seul à l’avoir noté. Deux couvertures indépendantes de la conférence ont relevé le même chiffre, le même jour, avec le même périmètre. Je le précise, car sur ce genre de donnée, une coquille de transparent se propage en vingt-quatre heures et ne se rattrape jamais.

Pourquoi ils empilent, et pourquoi ils ne peuvent plus s’arrêter

Une question s’impose. Pourquoi mettre autant de mémoire ? Réponse courte : parce qu’ils n’ont pas le choix. Réponse longue : parce que ça empire. Micron a posé les deux courbes côte à côte. La puissance de calcul des accélérateurs est multipliée par trois environ tous les deux ans. La bande passante de la mémoire qui les alimente ne fait même pas fois deux sur la même période. Donc chaque génération arrive avec plus de calcul affamé et proportionnellement moins de nourriture.

Ce n’est pas un problème qui se résorbe. C’est un ciseau qui s’ouvre. Par ailleurs, l’écart de départ était déjà colossal. Une mémoire HBM tourne autour de 5,3 To/s. De la DDR5, autour de 300 Go/s. Un facteur quinze à dix-sept. Quinze à dix-sept, l’ami. Et malgré ça, c’est encore la mémoire qui bloque. Tu mesures l’appétit de la bête ? Donc les fabricants font la seule chose qui marche. Ils empilent. On est passé de quatre étages à seize. Un chemin existe vers vingt, mais il se heurte à des murs thermiques et mécaniques sérieux. Il est prévu un extincteur. Des fois que cela brûlerait !

Micron a d’ailleurs une formule que je trouve excellente : le problème n’est pas tant la puissance consommée que sa densité. On sait refroidir beaucoup de watts s’ils sont étalés. On peine à en refroidir peu s’ils sont concentrés sur une seule couche. Celle du bas. Celle qui porte toute l’intelligence de la pile et qui prend tout dans la figure. Enfin, chaque étage ajouté, c’est encore du silicium. Encore de la capacité qui ne redescendra jamais jusqu’à ton ordinateur.

SK hynix a montré la facture, boulon par boulon

SK hynix, lui, est venu avec la fiche technique complète de son HBM4. Et ces chiffres-là sont, eux aussi, confirmés par deux couvertures distinctes. Ainsi, plus de 2 To/s de bande passante, sur 2 048 lignes d’entrée-sortie. Un boîtier de 12,8 sur 11 millimètres, pour 775 micromètres de haut. À l’intérieur, plus de 20 000 connexions verticales traversant le silicium.² Et 16 148 micro-billes de contact rien que sur la base. De plus, une capacité de 48 gigaoctets. Un gain d’efficacité énergétique supérieur à 40 %. Tu as suivi ? 

Impressionnant ? Ce n’est pas le sujet. Le sujet est ailleurs, dans une seule ligne du transparent. Les piles à douze étages sont en production. Celles à seize étages sont en qualification. Tu saisis la différence ? Ce n’est plus une feuille de route qu’on agite devant des investisseurs en promettant 2028. C’est une chaîne qui tourne, aujourd’hui, et qui monte en cadence. Et derrière, on regarde déjà des structures où la mémoire serait empilée directement sur l’accélérateur. Autrement dit, chacun de ces nombres, c’est de la capacité de production et de conditionnement avancé. Or le conditionnement avancé, c’est le vrai goulot d’étranglement du secteur. Encore plus tendu que les galettes elles-mêmes.

A lire également :

Le prix de la mémoire empêche les Chromebook abordables

Et personne ne réallouera en sens inverse

Là, tu vas me dire : les prix montent, donc quelqu’un va bien remettre des lignes sur la mémoire grand public pour ramasser la mise. Logique de manuel. Loi de l’offre et de la demande. Première année d’économie. Eh bien non. Et la raison est bêtement comptable. Souviens-toi de ce qu’on relevait fin juillet, en pleine saison des résultats. Des marges d’exploitation autour de 76 % chez SK Hynix. Un HBM4 dont Nvidia absorbait à lui seul près de 70 %. Une dizaine de contrats pluriannuels signés avec des acteurs de l’intelligence artificielle. Pluriannuels, l’ami. Pas des commandes au coup par coup qu’on peut arbitrer le lundi matin.

En face, pourtant, la mémoire de ton ordinateur portable. Un produit de base, à faible marge, vendu à des fabricants qui négocient au centime. Devine ce qu’un directeur d’usine choisit. Le POGNON. L’ordre de grandeur de l’accaparement donne le vertige, d’ailleurs. Tom’s Hardware rapportait fin 2025 qu’un seul grand programme de centres de données pesait à lui seul de 35 à 40 % de la capacité mondiale de galettes DRAM. Un seul. Je te le donne comme un ordre de grandeur daté, pas comme une mesure gravée dans le marbre. Il reste parlant.

Les portes de sortie, si elles s’ouvrent un jour

Cependant, des issues existent. Deux ont été présentées à Stanford, et elles méritent qu’on les garde à l’œil. D’abord, Samsung travaille à déplacer l’intelligence vers la couche basse de la pile, fabriquée en logique avancée, avec les contrôleurs et les capteurs intégrés dedans. Au bout du chemin, un empilement vertical qui supprimerait l’étage intermédiaire³ entre la mémoire et le processeur. L’économie d’énergie annoncée est substantielle sur un système complet. Prudence toutefois, et je préfère te le dire franchement : ce point précis ne repose que sur une seule couverture de la session, et je ne l’ai pas recoupé.

L’autre piste vient d’un outsider, d-Matrix, associé à Meta. Leur accélérateur n’utilise pas de HBM. Pas moins de HBM. Pas du tout. Il empile de la DRAM en trois dimensions, face contre face avec une puce logique. Et le rapport annoncé fait mal aux yeux : environ 2,96 milliwatts par gigaoctet par seconde, contre 40 pour du HBM4. Un facteur treize. Là encore, prudence. Ce sont des chiffres constructeurs, présentés en conférence, sans mesure indépendante ni calendrier ni prix. Cela dit, le programme est bien réel : d-Matrix et son partenaire de conception avaient officiellement annoncé cette collaboration sur la DRAM en trois dimensions. Il y a une industrialisation derrière, pas seulement un joli transparent bien éclairé. Si l’une de ces deux voies aboutit, l’appétit en HBM retombe et la pression sur les usines se relâche. Si.

A lire également :

Cannibalisme : ton prochain PC se fait bouffer vivant pour nourrir l’IA

Ce que ça donne sur ta machine

Tout ça semble très loin de toi. Des baies climatisées, des conférences californiennes, des micromètres. Et puis tu regardes une étiquette de prix, et ça se rapproche d’un coup. Prenons Google d’abord, car le cas est exemplaire. À la présentation d’août, la RAM de base du Pixel 11 Pro et du Pro XL est tombée de 16 à 12 gigaoctets. De plus, les 16 restent disponibles. En option. Payante. Et le prix, lui, est monté de 100 dollars. Moins de mémoire, plus cher. Joli. Sympathique. 

Le plus beau, c’est que Google ne s’est même pas caché. Son porte-parole a déclaré, je cite : « The tech industry is navigating a severe, supplier-driven RAM shortage and we will need to adjust Pixel 11 pricing and RAM configurations to mitigate this. » Traduction maison : le secteur traverse une grave pénurie de RAM provoquée par les fournisseurs, et nous devrons ajuster les prix et les configurations pour l’absorber.

Une grave pénurie provoquée par les fournisseurs. Formidable. Sauf que Google est aussi, et massivement, l’un des acheteurs qui vident ces mêmes fournisseurs pour ses propres centres de données. On vide le buffet, puis on se plaint qu’il n’y a plus rien dans les plats. Cela ose tout. Même à cela qu’on les reconnait. Tu sais de quoi je parle. Je ne te fais pas un dessin.  Et maintenant, viens sur notre terrain. Or Google réunit la presse le 15 septembre à New York pour présenter le Googlebook. Environ huit machines, cinq fabricants, des mises en vente échelonnées jusqu’en novembre. Nouvelle plateforme, nouveau nom commercial, grandes ambitions. Manque plus que la fanfare. Le feu d’artifice et les lampions. Jour de fête mais sans le facteur. 

Or un Chromebook, c’est quoi ? Une machine définie par sa mémoire vive. D’abord, le processeur, on s’en accommode. Ensuite, le stockage, on le compense avec le nuage. Mais la RAM, c’est elle qui décide combien d’onglets tu gardes ouverts avant que ça patine. C’est le nerf de la guerre sur l’entrée de gamme. Celle qui vit encore avec 4 gigaoctets en 2026. Alors quand le prix de la mémoire s’envole au moment précis où une gamme entière se lance, devine quelle ligne du tableau de spécifications ne sera pas revue à la hausse. Reviens à ma première phrase. On te parle de pénurie. Il n’y a pas de pénurie. La galette qui aurait pu devenir tes 8 gigaoctets existe. En effet, elle est sortie de l’usine. Elle est même déjà installée quelque part, bien au frais, en train de faire tourner un modèle de langage qui écrit des poèmes. Elle ne reviendra pas. Par contre tu peux rêver. Sur le poème que tu viens de voir s’afficher.

Notes de bas de page :

1. HBM : mémoire à haute bande passante. Au lieu d’être posée à plat sur la carte, elle est empilée en étages juste à côté du processeur, ce qui raccourcit énormément le trajet des données. Beaucoup plus rapide, beaucoup plus chère, et bien plus difficile à fabriquer qu’une barrette classique. ↩︎
2. Connexion verticale traversante : minuscule canal percé de part en part dans une puce pour la relier électriquement à celle du dessus. C’est ce qui rend l’empilement possible, et c’est l’une des étapes les plus délicates et les moins bien maîtrisées de toute la fabrication. ↩︎
3. Étage intermédiaire : plaque de silicium servant de plancher commun sur lequel on pose côte à côte le processeur et les piles de mémoire pour les relier. Le supprimer permettrait d’empiler directement la mémoire sur le processeur, en gagnant de la place et de l’énergie. ↩︎